配置VIVADO中的MIG控制DDR3 AXI接口及读写测试IP核
发布时间
阅读量：
阅读量
在前述内容中，已经介绍了AXI与DDR3的基础概念，并完成了一项利用AXI IP核对BRAM进行读写操作的测试实验。接下来，我们将结合上述内容，开展一项基于AXI IP核对DDR3存储器进行读写操作的实验。由于DDR3的时序控制较为复杂，通常情况下会借助Xilinx官方提供的MIG IP核来实现对其的管理。在上一章节中，我们简要介绍了较为常用的Native接口类型的MIG IP核，而本次实验则是采用AXI接口类型的MIG IP核来进行DDR3的读写测试。该IP核所具备的接口特性符合AXI时序规范，此处不再进行详细说明。
1 配置AXI IP核
完成工程创建后，参照第二节所采用的途径，我们同样设置一个AXI4的IP核，相关操作步骤与先前保持一致，具体可查阅第二节内容。随后，如同此前的操作流程，新建一个Block Design，并将已配置完成的AXI IP核集成至其中。
2 配置MIG IP核
1.首先，点击加号图标以增加IP核，随后在搜索栏中查找MIG IP核，并通过双击操作选定该IP核。
- 选择完成后，BD中将显示对应的MIG IP核。
还没有任何评论哟~