＜Verilog实现＞FSM(finite state machine)的Simplified one hot设计

一、FSM的独热结构改进设计

在数字电路设计过程中，设计各类状态机是一项常见的需求。
目前许多教材中都对一些典型的状态机构架进行了阐述，并分析了这些结构的各自特点与局限性。
例如一段式结构，适用于较为简单的状态机，其优势在于代码集中编写，从而减少了整体代码量，但其劣势也较为明显，如可读性不佳、适用范围有限等。
两段式结构则是在一段式的基础上进行了拆分，将原本统一的代码划分为两个部分：一部分用于描述状态之间的转换关系，另一部分用于描述每个状态下信号的具体变化过程。
相较于一段式结构，两段式在提升代码可读性与设计灵活性方面具有明显优势，并且在一定程度上增强了代码的复用能力。
三段式结构则是教材中所推荐的最佳状态机设计方式。该方法通过一个时序逻辑模块来实现状态跳变的控制，另一个时序逻辑模块用于描述状态指针的变化情况，并借助组合逻辑模块来详细定义每个状态下电路的具体行为。相较于一段式和两段式结构，三段式的应用进一步提升了电路设计的可读性以及修改和维护时的便捷程度，并且显著增强了代码的复用性能。
那么问题随之而来：FSM的设计优化是否已经到达终点？我们是否无法再进一步进行优化？
答案显然是否定的。

二、FSM的独热结构初级优化

对于上述三段式结构，我们仍可进行进一步的改进。众所周知，在电路系统中，状态机的转换实质上是寄存器组的数值分配过程