39. DDR2内存初始化代码分析

位于上方的是memory controller布局图，在其左侧端子处与CPU相连接，并通过64-bit的高速AXI通道实现左侧端子与CPU的连接

鉴于CPU运行速度极快，在处理大量数据时容易造成资源耗尽的情况，在这种情况下这些数据和指令会被暂时存储在缓存区中以避免立即触发溢出事件。系统会持续地将指令输入到工作缓冲区中以确保数据传输的稳定性与效率

该命令经由中间层调度器Queue Arbitrator进行处理，在正常工作状态下通常是按顺序运行的，在偶尔的情况可能会有优化策略介入以提升性能，在内部系统中会进行一些重排操作

所有bank refresh命令被处理。每隔一段时间后触发一次刷新指令，在所有行次上执行一次完整的刷新操作，并不需要开发者直接干预即可完成任务；该过程由硬件芯片自动完成相关的操作序列。

Direct command: 向device发送命令。凡是提交rms指令、erms指令以及开机/关机等操作都需要通过APB总线发送出去，并且这些指令都需要经过相应的仲裁流程。最终由Final Arbiter进行最终的仲裁决策以确保指令的一致性与安全性。

随后转入Latency Con