Vivado HLS设计流程与实例演示

引言

Vivado HLS为 FPGA 设计提供了一种全新的途径，在 FPGA 开发过程中引入软件工程师这一角色能够充分发挥他们的专业能力，在当前快速发展的环境下这一技术不仅能够加快各类算法在 FPGA 上的具体实现速度而且也推动了这些算法的实际应用效果

1、传统的RTL设计流程

传统的FPGA设计方法多依赖于RTL描述；RTL即通过Verilog/VHDL等硬件描述语言来直接描述所需实现的硬件，并随后生成相应的硬件电路结构；基本流程如下图所示：

2、基于C/C++的Vivado HLS设计流程

采用基于C/C++的高级程序语言来完成Vivado HLS设计流程的FPGA开发工作，并且能够使软件工程师能够直接参与FPGA硬件开发工作。这种设计方法不仅能够提高软硬件协同效率还能缩短从理论到实际应用的时间间隔。基本流程包括以下几个步骤：

类似于Vivado的流程，在Vi