＜Verilog实现除法器＞ Verilog实现不恢复余数(non-restoring)除法器

阅读量：

一，内容介绍

除法器作为数字电路中的一种基本组件，同时也是中央处理器计算模块的重要组成部分。接下来，我们将通过verilog语言来实现三种常见的除法器结构。

Verilog实现恢复余数(restoring)除法器
当前：Verilog实现不恢复余数(non-restoring)除法器
 Verilog实现牛顿迭代法除法器
 verilog实现不恢复余数(non-restoring)除法器之单时钟周期改进版

二，不恢复余数(non-restoring)除法器实现

复制代码

    module NRS_DIV #(parameter WIDTH = 32)
    (
    	input				   clk_i,
    	input				   rst_i,
    	input 				   data_valid_i,
    	input 	   [WIDTH-1:0] dividend_i,
    	input 	   [WIDTH-1:0] divisor_i,
    	output reg 		 	   qr_valid_o,
    	output reg [WIDTH-1:0] quotient_o,
    	output reg [WIDTH-1:0] remainder_o
    );

全部评论 (0)

还没有任何评论哟~