OR1200的Store buffer分析

以下内容摘自《步步惊芯——软核处理器内部设计分析》一书

14.1 SB模块的作用与工作过程

ICache is directly connected to the Wishbone total line interface unit WB_BIU. However, a Store Buffer (SB) module was integrated between the DCache and Wishbone total line interface unit WB_BIU, as shown in Figure 1.6.

SB的作用是通过缓冲机制来加速存储操作的速度。其工作原理如下：每当系统需要执行相应的存储指令时都需要将数据发送至外部Memory进行处理，在这种情况下尤其是在通写法模式下每次都会等待外部Memory完成相应的工作以保证数据传输的完整性这样会导致CPU在此期间处于低效状态进而降低了整体系统的性能引入SB后系统会采用不同的方式来优化这一过程具体来说当需要执行一次存储指令时SB模块会暂时保存此次要完成的操作序列然后立即向DCache返回一个完成信号（dcsb_ack_o为1）。这样一来CPU就可以继续执行当前的操作而无需等待后续的数据传输完成同时SB模块也会依次从FIFO缓存中取出已经被保存的操作并逐一完成这些任务整个过程能够在不影响系统原有功