处理器的架构与应用

CPU0 处理器的架构及应用
简介
CPU0 是一个 32 位的处理器，包含 R0…R15, IR, MAR, MDR 等缓存器，结构如下图所示。

图 1 ：CPU0 处理器的结构
其中各个缓存器的用途如下所示：
IR 指令缓存器
R0 常数缓存器, 值永远为 0。
R1~R11 通用型缓存器。
R12 状态缓存器 (Status Word : SW)
R13 堆栈指针缓存器 (Stack Pointer : SP)
R14 链接缓存器 (Link Register : LR)
R15 程序计数器 (Program Counter : PC)
MAR 地址缓存器 (Memory Address Register)
MDR 数据缓存器 (Memory Data Register)
CPU0 的指令集
CPU0 的指令分为三种类型，L 型通常为加载储存指令、A 型以算术指令为主、J 型则通常为跳跃指令，下图显示了这三种类型指令的编码格式。
![在这里插入图片描述](https://cdl.itadn.c