学习Verilog的关键知识点

记录Verilog的一些关键点

• Verilog HDL架构设计

• Verilog HDL基础语法

  • 语言构成要素
    • 常量
    • 变量及其数据类型
    • 参数
    • 向量操作
    • 存储器单元
    • 运算符
      • 缩位运算符
      • 等式运算符

• Verilog HDL的基础语法结构

  • 具有综合能力的指令结构

• 包括时间管理的指令块

• 描述系统功能的过程指令块

• 模块化功能的指令单元

• 实现赋值操作的指令块

Verilog HDL模块结构

每个Verilog HDL模块都包括4个主要部分：

1. 模块声明
2. 端口定义
3. 数据类型声明
4. 逻辑功能描述

如图：

基本的代码结构：

    //模块声明//端口声明
    module模块名(输入/输出端口列表);
    input输入端口列表;
    output输出端口列表;
    inout双向端口列表;
    
    //数据类型声明，任务或函数声明