基于FPGA实现的计数器设计

    module TimeCount
    (
    	CLK_50M,RST_N,
    	time_cnt
    );
    
    //--	外部端口声明
    input CLK_50M,RST_N;
    output reg [19:0] time_cnt;
    
    //--	内部端口声明
    reg [19:0] time_cnt_n;			//time_cnt 的下一个状态
    
    //设置定时器的时间为20ms,计算方法为  (20*10^3)us / (1/50)us  50MHz为开发板晶振
    parameter SET_TIME_20ms = 20'd1_000_000;	
    //parameter SET_TIME_20ms = 20'd1_0; //仿真用
    
    //---------------------------------------------------------------------------
    //--	逻辑功能实现	
    //---------------------------------------------------------------------------
    //时序电路，给 time_