OpenRisc-22 集成自定义 master IP 核心（基于 DMA-like 设计）至 ORSoC 并完成测试工作

引言
之前开发了一个基于wishbone接口的slave模块，并且运行良好。
然而，在开发一个能够完成完整功能的ipcore模块时，则必须具备master接口这一必要条件。
本次计划开发一个名为mycore的ipcore模块，并集成主从两端的功能。
该模块将采用类似于DMA协议的一个独立IP核心。

另：本小节中省略了一些virtualbox下的操作细节，请参考上一篇文章：

<>

1. mycore Linux环境下的driver负责处理与slave之间的通信事务。
2. slave按照来自driver的指令来管理master节点的各项操作。
3. master执行相应的操作后会将结果反馈给slave节点。
4. mycore Linux环境下的driver解析并响应来自slave的数据请求。

功能概述
2.1 master编写功能

1. driver将数据按顺序依次传递至slave系统中的num_1寄存器中（即赋值为十六进制数 ）
2. driver将当前运行地址通过write_address寄存器传递给slave系统（即设置为十六进制数 ）
3. driver将数据按顺序依次传递至slave系统中的num_2寄存器中（即将其赋值为十六进制数 ）
4. 打印输出相关日志信息
5. driver通过读取 slave 系统的内容来验