在第3环节中构建了四位快速加法器设计方案
发布时间
阅读量：
阅读量
实验目的
指导学生深入理解并掌握快速加法器中先行进位的工作原理；能够引导学生运用相关知识自行设计一套完整的四bit先行进位电路；并教会学生如何将所设计的四bit先行进位电路整合成一个完整的四bit快速加法器；进一步指导学生分析所构造出的四bit快速加法器在实际工作中的时间延迟特性
实验内容
基于上一步骤所设计完成的四位先行进位电路构建四位快速加法器系统；该系统的引脚配置情况如图所示；其中X,Y即四数值即参与相加；Cin表示的是进位输入端；S则对应的是运算后的求和输出端；Cout则是最终产生的进位输出端；而G,P分别代表四维分组下的成群进位生成函数与传递函数
电路框架
实验完成后
还没有任何评论哟~