XILINX 7系列芯片在超大规模IDDR/ODDR配置下的配置差异
发布时间
阅读量：
阅读量
概述
今日针对U7s基带板开展9174接口的开发工作，依据具体需求对时钟及DAC配置进行规划，当前已完成时钟部分的下板测试。鉴于FPGA已更换为XILINX KU系列，在应用原语过程中需特别注意其差异性，现将相关要点简要记录如下。
7 series FPGA
1. buff
单端缓冲器：
IBUF 输入缓冲器
IBUF_IBUFDISABLE 具有使能控制功能的输入缓冲器
IBUFG 用于时钟信号的输入缓冲器
IOBUF 支持双向传输的缓冲装置
IOBUF_DCIEN 集成DCI使能与EN使能功能的双向缓冲器
OBUF 输出信号的缓冲装置
OBUFT 支持三态输出模式的缓冲器件
差分缓冲器：
IBUFDS 实现差分输入并提供单端输出的缓冲器
IBUFDS_DIFF_OUT 支持差分输入与差分输出的缓冲结构
IBUFDS_IBUFDISABLE 具备使能控制特性的差分输入缓冲器
IBUFGDS 适用于差分时钟信号输入的缓冲器件
IBUFGDS_DIFF_OUT 实现差分时钟输入与差分时钟输出的缓冲结构
IOBUFDS 等等……
2.DDR
IDDR:
还没有任何评论哟~