FPGA串口处理数据
发布时间
阅读量：
阅读量
使用FPGA,串口收发一个字节的数据。
采用basys3开发板进行相关操作时，系统时钟频率设定为100MHZ。在进行代码移植过程中，需依据实际需求对相应内容作出适当修改。
1.发数据
module uart_send(
input sys_clk, //系统时钟
input sys_rst_n, //系统复位，低电平有效
input uart_en, //发送使能信号
input [7:0] uart_din, //待发送数据
output reg uart_txd //UART发送端口
);
//parameter define
parameter CLK_FREQ = 100000000; //系统时钟频率
parameter UART_BPS = 9600; //串口波特率
localparam BPS_CNT = CLK_FREQ/UART_BPS; /全部评论 (0)
还没有任何评论哟~