DDR2内存结构（第1）

当前已进入动态时序处理阶段

通常情况下，SDRAM的一次操作流程可以划分为四个主要阶段，包括命令阶段、Bank操作阶段、Device操作阶段以及数据总线阶段。

在命令阶段，DMC需要完成两个关键任务：其一，将各类控制信号线设置为对应的电平状态，例如CLK、CAS、RAS等；其二，将行地址通过ADDR0至ADDR14信号线发送出去，并同时提供Bank0至Bank2的地址信息以选择其中的8个Bank。控制器发出行地址后，Device接收到该信号并进行解码。首先对命令内容进行解析，同时对接收到的地址信息进行解码，并将其分别送入行地址多路器中，分配至各个Bank进行进一步处理。随后完成Bank选通操作，在选通之后对整行数据进行解码处理。

每个Bank内部包含多个array模块（例如8个）。

进入第二阶段后，主要涉及Bank内部的数据读取与输入过程。当行地址被激活后，对应的Bank会将整行数据全部打开，并将其传输到bit line的对应地址线上。传感器部分则负责对这些行数据进行读取操作。

四个Bank共享同一个通道，在列地址被选通之后，并非所有Bank都能将数据输出到寄存器中。通过指定的ba