Verilog中的dump函数测试和应用
发布时间
阅读量：
阅读量
最近两天工作中需要调用verilog语言中的dump功能，在进行一番百度搜索后发现网上的相关信息仅限于单一的内容，但有诸多人将其传播并分享到各种渠道中，在此情况下至于原创者身份尚存疑问，并且原博文的内容表述不够清晰明确，仅能提供有限参考价值
在当前工作中, 我将详细阐述工作流程中常见的dump函数及其应用场景。
Verilog系统中包含一组用于记录信号值变化的任务集合，在常见应用中通常会使用到vcd和fsdb等多种格式。
在verdi等仿真软件中广泛使用的fsdb文件类型主要用于查看仿真结果。
而vcd文件则被广泛应用于板级验证以及芯片验证。
$dumpfile(NUM，"file.fsdb");
/*NUM是dump波形的层级，具体来说，如果NUM = 0，则说明dump层级为所有层级*/
$dumpfile(NUM，"file.vcd");
/*.vcd格式是test pattern所用到的一种固定格式，一般可以由我们的工具直接生成，比
我们去打开软件慢慢选波形来得快和方便*/
$dumpvars(NUM,start_module,`TOP.gpio1);
$dumpMDA();
/*记录二维变量的波形*/
$dumpoff; //停止记录
$dumpon; //开始记录全部评论 (0)
还没有任何评论哟~