数字集成电路设计领域中采用两级触发器实现双时钟域信号同步方法的分析与验证
发布时间
阅读量：
阅读量
引言
在双时钟域数据传输过程中，最普遍采用的解决方案是引入异步FIFO结构。然而，当仅存在单一信号线时，继续沿用异步FIFO的方式则显得不够合理，此时通常会选择采用两级触发器来完成同步操作。
接下来将对两级触发器实现同步的具体原理进行简要分析与验证。
1，一段代码
以下代码片段是我刚刚在ORPSoC工程项目中所查阅到的内容：
//'ddr2_writeback_done':generate in ddr2_if_clk domain
always @(negedge ddr2_if_clk)
if (ddr2_rst)
ddr2_writeback_done <= 0;
else if (ddr2_writeback_done_wb_sync2)
ddr2_writeback_done <= 0;
else if (ddr2_write_state_shr[6])
ddr2_writeback_done <= 1;
//'ddr2_writeback_done' sync to 'wb_writeback_done' in wb_clk domain
always @(posedge wb_clk)
if (wb_rst)全部评论 (0)
还没有任何评论哟~