数字集成电路设计中的除法器在第九部分用Verilog进行简单的实现（续2）
发布时间
阅读量：
阅读量
引言
在两年前，笔者曾设计过一款基础的除法器，由于当时时间有限，仅完成了一个较为简化的逻辑电路。然而，在实际应用中，多数情况需要采用时序逻辑，因此后续提出了相应的优化建议，但并未开展进一步的验证工作。近期发现该简易除法器引发了诸多讨论，本小节将对此进行最终总结与说明。
RTL编码实现与优化
div_rill.v模块分析
/* * module:div_rill
* file name:div_rill.v
* syn:yes
* author:rill
* date:2014-04-10
*/
module div_rill
(
input clk,
input rst,
input enable,
input [31:0] a,
input [31:0] b,
output reg [31:0] yshang,
output reg [31:0] yyushu,
output reg done
);
reg[31:0] tempa;全部评论 (0)
还没有任何评论哟~