杭电数字电路课程设计—移位寄存器

阅读量：

杭电数字电路课程设计-移位寄存器

实验目的明确

（1）理解双向移位寄存器的工作原理与实现方式。
（2）熟练运用Verilog HDL语言，掌握其在不同场景下的描述与建模能力。

模块设计

模块功能：
该模块旨在达成多功能移位寄存器的实现目标，其运行受使能信号的控制，仅在低电平状态下生效。通过输入信号S的选择，可切换至不同的操作模式。当S[1:0]的值为00时，模块将执行保持功能；在时钟信号的上升沿触发下，若S[1:0]为01，则执行左移一位的操作；若S[1:0]为10，则执行右移一位的操作；而当S[1:0]为11时，则完成数据D的置入操作。

程序源代码分析

复制代码

    module sy_fifteen(
    input [1:0] S,
    input [3:0] D,
    input OE, CLK,
    output reg [3:0] Q
    );
    always @(posedge OE or posedge CLK)
        begin 
            if(OE)
                begin
                    Q <= 4'bzzzz; 
                end    
            else

全部评论 (0)

还没有任何评论哟~