DCM、PLL和DLL等概念和详情

在FPGA的学习过程中，经常会遇到诸如DCM、DLL以及PLL等术语。过去由于未曾实际应用，对这些概念始终处于模糊不清的状态，仅凭表面理解为与时钟相关的资源，便未进一步深入研究。然而，这种做法终究不可取，因为尽管在解决问题时会经历诸多困难与挑战，但随着时间推移，知识盲区却会逐渐缩小。相反地，若一味回避问题，在真正需要运用这些知识时便会陷入“书到用时方恨少”的困境，产生懊悔与遗憾的情绪。因此，我通过查阅相关文献资料，对这些术语进行了系统的整理与学习，以此作为一次基础知识的扫盲过程：

目录

一、功能

二、PLL介绍

1、模块功能：

2、工作原理（负反馈）：

3、示意图：

4、PLL特点：

二、DLL

1、DLL概念

2、示意图

3、DLL特点：

4、DLL与PLL的比较

三、DCM

模块组成：

四、区别

五、参考文献

---

一、功能

1、消除时钟延迟
2、频率合成（包括倍频与分频操作）
3、时钟校正（支持可编程占空比及相位偏移调整）

二、PLL介绍

相位锁定环（PLL）作为一种负反馈控制系统，其结构由基准频率振荡器、相位频率比较装置、环路滤波组件、压控振荡器以及反馈分频模块共同构成。

1、模块功能：

基准频率振荡器： 输入端采用晶体振荡器，用作系统中的基准信号源（由于高频率振荡器的信号来